راه‌حل‌های افت ولتاژ آی.سی

راه‌حل‌های دو شرکت اینتل و موولوس برای افت ولتاژ آی.سی

افت ولتاژ حاصل از تلفات IR (مقاومت در جریان) در تراشه شبکه تحویل توان آی.سی یا PDN است. افت IR به‌ویژه با کاهش ولتاژ هسته از ۵ ولت به ۱ ولت یا کمتر قابل مشاهده شد.

چکیده

افت ولتاژ چالش مهمی برای طراحی تراشه‌های بهینه‌تر است که از گره‌های پردازشی پیشرفته استفاده می‌کنند. افت ولتاژ ممکن است در برخی موارد باعث خطاهای عملیاتی شود. زمانی این مسئله جدی‌تر می‌شود که بدانیم با گذشت زمان، سازندگان تراشه از ابعاد نانومتری تا دنیای آنگستروم، همچنان از قانون مور پیروی می‌کنند. تولیدکنندگان نیمه‌هادی‌ها باید این مشکل را برطرف کنند و ایده‌ها و فناوری‌های جدید تولید‌شده در دو شرکت اینتل و موولوس نشان می‌دهند که این مشکل می‌تواند راه حل‌های متعدد داشته باشد.

افت ولتاژ آی.سی

در عرض یک هفته دو شرکت اینتل و موولوس راه‌حل‌های کاملاً متفاوتی برای حل مشکل افت ولتاژ ارائه کردند، مشکلی که به‌طور فزاینده طراحی‌های تراشه‌ها را تحت تأثیر قرار داده است زیرا این طراحی‌ها همچنان در جهت قانون مور حرکت می‌کنند.

            اینتل که یک شرکت تولیدی است، یک شبکه تحویل توان پشتی (PDN) را برای محصولاتIntel 20A و Intel 18A تولید کرده است. از سوی دیگر شرکت موولوس (Movellus) که در زمینه فروش آی.پی فعال است، افزونه‌ای را برای آی.پی شبکه ساعت خود تهیه کرده است که به تراشه‌هایی ساخته‌شده از نیمه‌رساناها امکان می‌دهد افت قدرت را حس کرده و به‌طور خودکار شبکه ساعت روی تراشه را تنظیم کنند تا به حداکثر کارایی از قدرت محدود تراشه دست یابد.

            افت ولتاژ حاصل از تلفات IR (مقاومت در جریان) در تراشه شبکه تحویل توان آی.سی یا PDN است. تراشه PDN آی.سی‌ها از همان آغاز از همان لایه‌های فلزی تشکیل شده بودند که برای مسیریابی سیگنال‌ها در ترانزیستورهای تراشه از آنها استفاده می‌شود. با گسترش تولید آی.سی و تبدیل یک لایه فلزی به دو لایه و سپس به دوازده و پانزده لایه یا بیشتر، به همراه کمتر شدن عرض خطوط در هر مرحله از مسیر، مقاومت PDN افزایش یافت. افت IR به‌ویژه با کاهش ولتاژ هسته از ۵ ولت به ۱ ولت یا کمتر قابل مشاهده شد. همزمان با افزایش فرکانس ساعت از مگاهرتز به گیگاهرتز، مصرف برق(آموزش برق ساختمان) ترانزیستور نیز افزایش یافت.

به علاوه، تراشه‌های امروزی ترانزیستورهای بسیار بیشتری را در خود جای داده‌اند، میلیاردها ترانزیستور که به قدرت بیشتری نیاز دارند. همه این عوامل باعث افزایش مشکلات مربوط به افت IR شده‌اند که آی.سی را وادار می‌کند در فرکانس‌های پایین‌تر از حداکثر فرکانس خود کار کند و در نتیجه نتواند عملکرد مطلوب خود را ارائه دهد.

            روش شرکت اینتل ساده‌تر و سطحی‌تر به نظر می‌رسد. آنها صرفاً یک PDN اختصاصی را در بخش پشتی قالب نیمه‌هادی اضافه کردند. گذرگاه‌های سیلیکونی کوچک (TSVهای نانو) قدرت را از PDN پشتی به لایه ترانزیستوری در مرکز تراشه منتقل می‌کند. PDN پشتی PDN را از لایه‌های فلزی بالای تراشه منتقل می‌کند و همچنین توان را از طریق لایه‌های فلزی بزرگ‌تر در پایین تراشه می‌رساند. این طراحی فیزیکی مزایای قابل توجهی از جمله کاهش افت IR، ردپای سلول استاندارد کوچک‌تر و مسیریابی ساده‌تر سیگنال در لایه‌های فلزی بالای تراشه را به همراه دارد.

            اینتل این روش خود را PowerVia نامیده است که مشابه روش افزایش قدرت و سطح زمین به یک برد مدار دوطرفه است که باعث بهبود افت و نویز IR در سطح برد می‌شود. این فناوری از دهه ۱۹۷۰ وجود داشت، اما تغییرات در فرایند نیمه‌هادی در عمل چندان کار ساده‌ای نبود.

انتقال PDN به پایین

  1 PowerVia اینتل PDN را از بالا به سمت پشت می‌برد تا امپدانس آن را کم کند و تراکم سیگنال را در لایه‌های فلزی بالایی کاهش دهد.

در شکل فوق تفاوت دو روش پیشین در سمت چپ و روش جدید ارائه‌شده توسط اینتل در سمت راست را می‌بینید. این تفاوت در این است که اینتل در روش پیشین PDN را در لایه فلزی بالایی ادغام می‌کند، اما در روش جدید اینتل یعنی PowerVia، PDN را در پشت قرار می‌دهند.

            همچنین در این شکل می‌بینید که PDN پشتی از لایه‌های فلزی بزرگ‌تر و ضخیم‌تر برای تأمین برق ترانزیستورهای تراشه استفاده می‌کند که باعث کاهش مقاومت PDN می‌شود و فضای بیشتری برای مسیریابی سیگنال در لایه‌های فلزی بالاتر باقی می‌گذارد.

            در فناوری PowerVia به سوراخ کردن ویفر نیاز است. همچنین به مراحل دیگری نیاز است مانند نازک کردن و پرداخت ویفر به کمک TSVهای نانو. اینتل نتیجه به‌کارگیری PowerVia و PDNهای پشتی در Intel 4 را در سمپوزیوم فناوری و مدارهای VLSI اخیر که در سال  در ۲۰۲۳ کیوتو ژاپن برگزار شد ارائه کرد. این نتایج در یک تراشه آزمایشی ساخته‌شده با استفاده از فرایند اصلاح‌شده PowerVia نشان داده شد که چندین هسته x86 داشت با ولتاژ ۱.۱ ولت در ۳ گیگاهرتز.

            محققان اینتل در این فرایند کاهش ۳۰درصدی افت IR را محقق کردند و توانستند حداکثر فرکانس را در اینتل چهار که با PowerVia اصلاح شده است نسبت به اینتل چهار که اصلاح نشده است، ۶.۷ درصد افزایش دهند. آنها همچنین توانستند طول سیگنال-سیم را در لایه‌های فلزی بالایی ۲۰درصد کاهش دهند و این در نتیجه مسیریابی آرامی است که به دلیل قرار دادن PDN در پشت ممکن شده است. کاهش طول سیم نیز به افزایش عملکرد تراشه کمک می‌کند. به علاوه، می‌توانید در شکل زیر کاهش ۱۲.۵درصدی در اندازه یک سلول استاندارد را ببینید که توسط فناوری PowerVia ممکن شده است.

  2 فناوری PowerVia  اینتل ۱۲.۵ درصد سلول‌های استاندارد را در چیدمان تراشه کوچک‌تر می‌کند.

عکس زیر برنامه اینتل را برای استفاده از PowerVia در فرایندهای اصلی تولید خود نشان می‌دهد. در تراشه آزمایشی مورد بحث در سمپوزیوم توکیو، از ساختار اینتل چهار به اضافه ماژول PowerVia استفاده شده است. اما در تولید انبوه شکرت اینتل از این شیوه استفاده نخواهد شد.

            نخستین محصول در فرایند تولید اینتل که از PowerVia استفاده خواهد کرد، Intel 20A خواهد بود که در آن برای نخستین بار از RibbonFETs نیز استفاده می‌شود. RibbonFETs نامی است که شرکت اینتل برای ترانزیستورهای GAAFET گذاشته است. به گفته شرکت اینتل، آزمایش فناوری PowerVia در یک پردازنده داخلی باعث می‌شود ریسک‌های موجود در مرحله توسعه و تولید آن برای Intel 20A کاهش یابند.

  3 تست PowerVia بر روی Intel 4

شرکت اینتل ادعا می‌کند که موفقیت حاصل از افزودن PDN پشتی به اینتل چهار در فناوری PowerVia، باعث می‌شود که اینتل چهار بتواند یک گره پردازشی از رقبای خود جلو بیفند. شرکت TSMC در سمپوزیوم فناوری در اروپا که در ماه می برگزار شد، اعلام کرد که از این PDN پشتی در محصول N2P خود استفاده خواهد کرد و تصمیم دارد در اواخر ۲۰۲۶ تا اوایل ۲۰۲۷ آن را به تولید انبوه برساند. باید تا آن زمان صبر کنیم و ببینیم ادعای اینتل درست خواهد بود یا خیر.

راه حلی برای همه گره‌های پردازش

موولوس، شرکت فروشنده آی.پی، به‌جای تولید یک گره پردازش بهبودیافته، شبکه ساعت هوشمند خود را به گونه‌ای توسعه داده است که ویژگی‌های جدیدی برای جبران افت ولتاژ هنگام استفاده از هر گره پردازش داشته باشد. این ایده اصلاح‌شده که Aeonic Digital IP Platform نام دارد سنجش ولتاژ را به کمک قرار دادن یک آشکارساز دیجیتالی Droop انجام می‌دهد که کنترل خودکار فرکانس ساعت در شبکه را نیز انجام می‌دهد.

            شبکه ساعت هوشمند پیشین شرکت موولوس یک ساعت مرجع با فرکانس پایین بود و لبه‌های بسیار دقیق در اطراف تراشه توزیع می‌کرد. این شبکه از آنچه «ماژول‌های تولید ساعت» (CGM) نامیده می‌شود برای تولید ساعت‌های دقیق، هماهنگ و با فرکانس بالا استفاده می‌کرد. شرکت موولوس با افزودن امکان تغییر فرکانس که قابل برنامه‌ریزی باشد و به کمک امکان تولید ساعت‌های متعدد در ماژول ساعت آی.پی، یک ابرمجموعه از CGMها تولید کرد و آن را «ماژول تطبیقی» (Adaptive Workload Module) یا AWM نامید. نسخه فعلی این ماژول AWM2 نام دارد. طراحان این ماژول با ترکیب آشکارساز Droop می‌توانند قابلیت درجه‌بندی ولتاژ و فرکانس دینامیکی یا DVFS را در هر گره پردازشی در تراشه خود بگنجانند.

            دو عکس زیر دو روش ترکیب AWM2 و آشکارساز افت ای.پی Droop را در یک تراشه نشان می‌دهند. در این مثال هر گروه از چهار بخش پردازشی یک ماژول AWM2 (به رنگ صورتی) یک آشکارساز Droop (به رنگ آبی) دارند. در پایین شکل، چهار گروه از چهار بخش پردازشی نشان داده شده‌اند که هر کدام یک ولتاژ تغذیه و محدوده قدرت مستقل دارند. هر آشکارساز Droop ولتاژ رسیده به هر بخش پردازشی را تشخیص می‌دهد و به AWM2 فرمان می‌دهد فرکانس آن چهار بخش پردازشی را تنظیم کند.

            در مثال پایینی می‌بینیم که یک ماژول AWM2 می‌تواند فرکانس‌های عملیاتی بسیاری از هسته‌ها را براساس ورودی چند آشکارساز Droop تنظیم کند.

  4 ماژول‌های AWM2  موولوس را می‌توان به‌طور جداگانه به آشکارسازها متصل کرد (شکل اول) همچنین می‌توان چند آشکارساز را به یک AWM2  متصل کرد (شکل دوم)

این ایده آی.پی موولوس به شرکت‌های تولید تراشه امکان می‌دهد با ایجاد حاشیه‌های پارمتری گسترده‌تر، بازده تولید خود را بهتر کنند و در نتیجه هزینه تولید هر واحد را در کارخانه پایین بیاورند. اگر تراشه خود بتواند افت ولتاژ را جبران، حاشیه ولتاژ تغذیه و فرکانس گسترده‌تر می‌شود. با این حال شرکت‌های تولید تراشه باید این ماژول آی.پی را با طراحی‌های خود تطبیق دهند. آنها باید نحو استفاده از آی.پی و نحوه توسعه نرم‌افزار مدیریت و تنظیمات آی.پی را فرا بگیرند.

در حال حاضر شرکت موولوس نمونه‌ها و نرم‌افزارهای مربوط به این کار را ارائه می‌دهد، اما ابزارهای EDA را برای تسهیل این فرایند فعلاً ارائه نمی‌دهد. طراحان تراشه باید خودشان در کنار تحلیل PDN این وظیفه را نیز برعهده بگیرند.

افت ولتاژ چالش مهمی برای طراحی تراشه‌های بهینه‌تر است که از گره‌های پردازشی پیشرفته استفاده می‌کنند. افت ولتاژ ممکن است در برخی موارد باعث خطاهای عملیاتی شود. زمانی این مسئله جدی‌تر می‌شود که بدانیم با گذشت زمان، سازندگان تراشه از ابعاد نانومتری تا دنیای آنگستروم، همچنان از قانون مور پیروی می‌کنند. تولیدکنندگان نیمه‌هادی‌ها باید این مشکل را برطرف کنند و ایده‌ها و فناوری‌های جدید تولید‌شده در دو شرکت اینتل و موولوس نشان می‌دهند که این مشکل می‌تواند راه حل‌های متعدد داشته باشد.

جمع‌بندی

با گسترش تولید آی.سی و تبدیل یک لایه فلزی به دو لایه و سپس به دوازده و پانزده لایه یا بیشتر، به همراه کمتر شدن عرض خطوط در هر مرحله از مسیر، مقاومت PDN افزایش یافت. افت IR به‌ویژه با کاهش ولتاژ هسته از ۵ ولت به ۱ ولت یا کمتر قابل مشاهده شد. همزمان با افزایش فرکانس ساعت از مگاهرتز به گیگاهرتز، مصرف برق ترانزیستور نیز افزایش یافت.

به علاوه، تراشه‌های امروزی ترانزیستورهای بسیار بیشتری را در خود جای داده‌اند، میلیاردها ترانزیستور که به قدرت بیشتری نیاز دارند. همه این عوامل باعث افزایش مشکلات مربوط به افت IR شده‌اند که آی.سی را وادار می‌کند در فرکانس‌های پایین‌تر از حداکثر فرکانس خود کار کند و در نتیجه نتواند عملکرد مطلوب خود را ارائه دهد.

در عرض یک هفته دو شرکت اینتل و موولوس راه‌حل‌های کاملاً متفاوتی برای حل مشکل افت ولتاژ ارائه کردند، مشکلی که به‌طور فزاینده طراحی‌های تراشه‌ها را تحت تأثیر قرار داده است. اینتل که یک شرکت تولیدی است، یک شبکه توزیع برق پشتی (PDN) را برای محصولاتIntel 20A و Intel 18A تولید کرده است.

از سوی دیگر شرکت موولوس (Movellus) که در زمینه فروش آی.پی فعال است، افزونه‌ای را برای آی.پی شبکه ساعت خود تهیه کرده است که به تراشه‌هایی ساخته‌شده از نیمه‌رساناها امکان می‌دهد افت قدرت را حس کرده و به‌طور خودکار شبکه ساعت روی تراشه را تنظیم کنند تا به حداکثر کارایی از قدرت محدود تراشه دست یابد.

نویسنده: استیون لیبسون (Steven Leibson)

مترجم: بهناز دهکردی

منبع: E.E.Journal

در دنیای کسب‌وکار امروز، تحصیلات دانشگاهی برای حفظ ارزش شما به‌عنوان نیروی کار بااستعداد و کارآمد کافی نیستند. برای‌ اینکه مزیت رقابتی شخصی خود را حفظ کنید، باید بر آموزش مستمر و مادام‌العمر خود سرمایه‌گذاری کنید. خانواده بزرگ مجتمع فنی تهران هرساله به هزاران نفر کمک می‌کند تا در مسیر شغلی خود پیشرفت کنند.

اگر شاغل هستید و وقت ندارید در دوره‌های آموزشی حضوری شرکت کنید، مجتمع فنی تهران گزینه‌هایی عالی برای آموزش مجازی، آنلاین، آفلاین و ترکیبی ارائه می‌دهد. با شرکت در دوره‌های کوتاه‌مدت مجتمع فنی تهران و دریافت مدارک معتبر و بین‌المللی می‌توانید با اعتماد به نفس مسیر ترقی را طی کنید و در سازمان خود به مهره‌ای ارزشمند تبدیل شوید.